芯动科技数字ic设计一面凉经
聊项目
主包全是FPGA项目,面试官突然不知道问啥了。
先问了会毕设题目之类的。
然后开始上八股
流水线设计
经典跨时钟处理,异步FIFO
设计异步FIFO需要哪些约束
功耗组成,优化方法
然后开始上强度
反相器的内部组成
pmos,nmos位置能不能反过来
那有没有同相器呢?为什么呢?
buffer一般的作用,buffer的组成
多电压域时,需要再电压域之间插入什么cell
为什么要插,不插会怎么
还有几个类似的问题,猪脑过载,不记得了
拷打时序约束,搭配实际场景来问
复位的约束有哪些
异步复位有什么问题,怎么解决
反问 。
主包被自己菜到了,尤其是同相器,多电压域那块只会答一个电平转换器,感觉面试官一直在教我。凉凉,感谢面试官不嫌弃我,还面了我半小时
#发面经攒人品#