秋招数字IC简历求指点

技术面，1v1，60min左右 自我介绍 手撕面试官会现场通过邮件发一个笔试链接，直接在里面敲代码就行，面试官能实时看到你的代码编写过程手撕题目这几天和同学聊下来，发现很多是找首1，尾1，1的个数，找序列01（该说不说平头哥是真的很喜欢找1啊）正式面试环节先聊了一下项目，但是面试官不太感兴趣，就问了如何体现我rtl代码的编写难度然后就是八股，主要是axi和crc 反问环节 怎么说呢，感想也没啥好感想的，但确实通过这次面试发现了自己很多需要学习和改进的地方，只能说道阻且长了

我想投数字ic验证相关工作，有大佬帮我看看简历还有什么值得修改的吗

8.21 二面虽然投的是验证岗，但面试官一个验证问题都没问，全问的FPGA的问题，主要针对transformer网络的部署。让我举几个在做项目过程中有趣的debug过程。。。八股部分:1. 以赛灵思FPGA为例，这个DDR Controller是自己设计的吗？官方的这个 MIG IP 用户端有哪些时钟资源，需要提供给IP的时钟和输出的用户时钟有什么关系?2. 让我算了下我各subsystem所需的带宽，DDR的带宽；3. axi的outstanding的理解；4. FPGA芯片上的时钟相关的资源？（我提说了PLL, MMCM 以及 bufg）PLL和MMCM的区别？这些时钟buf的作用？

线上笔试：8.16     100min芯动笔试是笨人做过最折磨的，十道问答，包含八股、电路图、手撕，中间还出现图片出错和加载不出的bug...敲代码总是不小心跳出答题界面，被警告了两次，搞得人心态崩崩==手撕题是一道自动售货机，稍微有一点复杂，我没写完本以为不会过了，时隔20天收到了邮件通知笔试通过，第二天收到面试邀约。听说似乎笔试刷掉了不少人，好吧，我们还是有缘分。---------------------------------------------一面技术面：25min面试是2v1，主要是一位面试官提问，另一位只问了两个发散的处理器相关的问题，我不会（嘻嘻）。面经如下：1.自我介绍2.项目和实习经历考察（主要是AXI相关项目）3.异步FIFO设计，写时钟域远快于读时钟域时，格雷码多打几拍会不会有多bit跳变的问题4.有没有做过时序分析5.AXI2AHB边界处理6.AXI Outstanding、interleave、Out of order概念解释7.SIMD和SIMT区别8.一般使用什么开发工具9.反问：部门业务依旧，后续有消息会继续在这个帖更新ʕ  •ᴥ•ʔ…