＃26FPGA/IC润科通用一面面经

9.6下午面的，约了一个小时。说是做物理层基带处理的，感觉还挺对口。但是项目讲完好像不是很在乎我的项目技术细节，在介绍项目的过程中总感觉有时候还没说完，就被问到生活问题，然后又回来问技术，感觉不太被尊重的感觉。然后最后说ssp可能条件不满足，问我愿不愿意接受普通批，周六的面试（意味单休的班），还要开白菜价。我直接说ssp开不到的话可以给我挂了。体验感较差的一次面试，上一次这样的感觉还是在十四所的时候。IC #26秋招

8.21 二面虽然投的是验证岗，但面试官一个验证问题都没问，全问的FPGA的问题，主要针对transformer网络的部署。让我举几个在做项目过程中有趣的debug过程。。。八股部分:1. 以赛灵思FPGA为例，这个DDR Controller是自己设计的吗？官方的这个 MIG IP 用户端有哪些时钟资源，需要提供给IP的时钟和输出的用户时钟有什么关系?2. 让我算了下我各subsystem所需的带宽，DDR的带宽；3. axi的outstanding的理解；4. FPGA芯片上的时钟相关的资源？（我提说了PLL, MMCM 以及 bufg）PLL和MMCM的区别？这些时钟buf的作用？

昨天打电话来约时间电话面，直接就约今天上午了。大概就是简历上项目基本上都问到了，然后因为面试我的部门是FPGA原型验证，所以关于我校内做的一个FPGA项目还着重问了一下，PS端有没有做什么处理，剩下就是一些问烂了的八股，hold setup违例怎么办，问了个交叉编译，没答上来，问有没有用过stm32，答之前用过。之后，他给我介绍他们部门的方向业务，反问环节，我问豪威产品线，答基本盘还是图像传感器，现在也拓展业务做了mcu，serdes，问了豪威是外企还是私企，答私企。总共面了37分钟，面试体验良好。期待二面

很干脆的AI面，体验不错。上来肯定先是自我介绍，然后是一些基础的问题（他们好像不按照简历延伸去问），跟小鹏那种不一样。先是八个问题，就是问你对我们公司了解多少，为什么选择我们公司，你有没有offer，你对工作地点有什么要求，等等，就是个人情况。然后是五个问题，就是那种问你经历的问题，比如你在工作科研当中最有成就感的事情是什么？你和别人是怎么合作的？你的经历当中有什么创新的思维体现？等等这些。每个问题中间只有五秒钟时间思考，可能有点短，稍微反应快点就好。然后每道问题是两分钟时间回答，还是得组织好语言，不然可能不够用。