FPGA

如图，有没有可以改正的地方，目前投了得有200+ fpga相关的0 offer 有俩面都是没反应了

三句话，让辅导员沉默一个小时   

本硕期间看了很多帖子的求职经验分享，个人感觉很是受用。回馈社区，遂写下本人2025届秋/春招经验分享，希望对后来者有借鉴作用。😁写在前面22年刚读研时看起来数字IC/FPGA形式一片大好，本人本科期间参加比赛用过FPGA也挺感兴趣，就打算继续以数字IC/FPGA为求职方向，然而诸位也可以看到现在数字IC要求水涨船高，学历、项目、实习或者比赛，有些公司还对细分的方向有要求，而至于FPGA，岗位HC也是比较少的。已经过了如21、22年会点verilog学历好点就能拿高薪的时候了，后面同学选择数字IC/FPGA请慎重考虑。offer情况：海思、小米、长鑫、中兴（硬件）、诺瓦（FPGA）、比亚迪、TCL（FPGA）、京东方（电路设计）、宏芯宇、38所、615所和航天科工多个研究所等🤔个人bg:本硕双二（非西电、北邮），有竞赛（国奖），实习（中厂一年），论文：SCI一篇，EI一篇（因为是算法方向，对于找私企没用，投研究所有用）🤠投递情况24年四月末开始投递暑期实习就发现不对劲了，没几个能投的（笑死），四月末面了联发科的数字IC实习，个人到现在来说感觉联发科的面试官是所遇到的最平和、专业、认真对待面试者的，三个面试官，不同方向的，针对你的项目提问，对我优化简历和提高面试技巧很有用，不过他们家好像没有秋招HC，实习第一场面得他家确实因为我菜被刷了，秋招投的合肥base复试完面试官说后面HR联系我，结果到现在快一年了官网我还是复试-待处理....，并且在加的群里没看到数字ICoffer的。（总的来说还是建议大家可以参加联发科的练练手，他家秋招开的挺早，去年六月底笔试，七月份面试。）然后五月初面了华子的，主管面寄了，主管板着脸，声音让我想起来小学的老校长233，对着简历问我验证的，好吧，我没准备验证，直接说话全程结巴，寄了，导致我去补了两个月的验证知识点，好吧，秋招也没用到。实习就面了这两家，全寄（笑死）。然后六七月份优化简历，面了一些小厂练手，七月份面诺瓦提前批。八月份面试开始多了，主要是研究所（他们进学校挺早的），还有小米SOC，九月份面了华子、中兴、TCL、比亚迪、达发科技和一些所等。这里点名批评达发科技，大家可以注意一下这家，他家周末面试，两轮合在一起，面试完了等两天发了个预录取邮件，丫的我还加了他们HR问了是不是稳了，和我说是的，等着国庆节第二天打电话谈薪就行了，然后我就打算签他家了，把八九月拿的offer释放了，九月最后一周的面试也拒了，然后等到国庆第二天我没收到电话，问了群里别人有收到电话，赶紧问HR，她说我排序靠后等前面有人拒了才到我，丫的敢情他家的预录取是进池子，坑人不浅。国庆回来抓紧继续面试.....（sad）然后国庆回来继续面了几个中厂，又去舔回来两个之前拒了的，确实尴尬，但是那会确实焦虑，和朋友说了他劝我试试，所以嘛也是有可能舔回来的。。。。十月份签约结束秋招，没办法导师论文逼得紧，丫的，三年过得可苦了，不指导还要发“高水平论文”，还要给他干项目，天天拿延毕吓人，也不算吓人，毕竟他之前确实有过把一个实验室的全延毕半年到一年。。。。。三月份有时间又面了兆易、长鑫、思特威等，这时候已经签了，就是面试看看行情一面挂：华创微、格兰若、斯特威、兆易创新等二面挂：联发科、国科微、视源股份等三面挂：佰维存储（很奇怪这家，技术面三面，最后无疾而终）后面拒面的：长川、新凯来、记忆科技、泰凌微、龙迅半导体、中芯、汇川、景嘉微、海信等。🤓最后刚整理完毕业资料，稍后会更新之前各个公司的面试经历，写下这些也是对自己一段时间的总结。欢迎各位同学在评论区讨论数字IC/FPGA/硬件相关问题，以及大家对于后面职业规划的思考

🔥内推码：内推码：MXA4QC（最新内推码，免筛选直通笔试）🔥内推链接：点击此处跳转海康威视内推通道（内推后可通过邮件/官网查询进度，简历优先处理）✨笔试内容编程题（C语言）：链表操作、数组排序等（中等难度）。FPGA基础：时序逻辑和组合逻辑的区别？跨时钟域处理方法（FIFO、握手协议等）。Verilog实现4位计数器（手撕代码）。简答题：FPGA开发流程、亚稳态成因及解决措施。✨技术一面（重点考察项目+基础）自我介绍（突出FPGA相关项目经验）。项目深挖：详细说明某个FPGA项目的设计架构、遇到的时序问题及解决方法。如何优化资源利用率？是否做过功耗分析？专业问题：FIFO深度计算（给出读写频率，手算公式）。状态机设计：两段式和三段式的区别。时序约束中 create_clock 和 generate_clock 的区别。手撕代码：用Verilog实现序列检测器（检测1011）。反问环节：团队主要方向、实习期培养计划。✨技术二面（综合能力+场景题）简历补充提问：项目中是否使用过AXI协议？具体应用场景？对FPGA开发中仿真验证的理解（UVM/VCS等工具）。场景题：设计一个图像采集系统（涉及CameraLink接口和DDR缓存）。如何解决多时钟域下的数据同步问题？开放问题：如果项目进度延迟，你会如何协调？对海康业务（如安防、智能硬件）的了解？✨HR面实习时长、到岗时间确认。个人职业规划，是否愿意长期发展。团队合作中遇到冲突如何解决？期望薪资（实习薪资一般固定，可回答“按公司标准”）。✨面试体验 & 建议准备重点：熟记FPGA基础知识（时序分析、跨时钟域、常用IP核）。项目经历需清晰表述技术细节和优化思路。刷《Verilog数字系统设计教程》和《FPGA原理与结构》相关例题。避坑提示：避免对简历中不熟悉的技术栈过度夸大。手撕代码需注意代码规范（如非阻塞赋值、低功耗设计）。内推优势：进度快且可跟进内推人查询结果，建议尽早投递！最新内推码/岗位咨询：可评论区留言，祝大家offer多多！ 💪

简历优先筛选，可私聊我查进度等等.小鹏汽车校招内推码: T35YBFP投递链接: https://xiaopeng.jobs.feishu.cn/s/wMzb_ZZ_Ulw

主投的上海苏州这块，因为本身是苏州的，感觉学历吃大亏了，后悔整FPGA了，老哥们看看简历有没有什么问题------------这里是分割线-------------也是顺利的拿到了两个offer 认真对待面试还是能找到的，我本科民办都是小问题，祝各位都能收获心仪offer😊------------这里是分割线-------------10.25目前为止拿了4个offer,三个苏州一个上海总包在30-20都有，都在逼签，最后选择了苏州的一家做仪器仪表的，感觉可能找不到更好的了，知足了，不贪。------------这里是分割线-------------11.7感觉秋招对我来说差不多结束了，华为一直面试卡着没进度，估计数字芯片这个赛道泡进去也出不来，截止目前一共拿了5个offer,分别为上海航天电子上海志良电子苏州联讯仪器苏州华兴源创苏州桑泰海洋我觉得对我民办本211硕的学历走FPGA赛道这个结果已经很好了，与其在意BG不如提高技术，虽然总包没有30但也不少。希望各位都能找到心仪的工作。

截止目前（没算秋招春招，因为前两天刚被毁约了，重新找工作）投81面2开0，放个简历望还没入坑的周知   折腾两天面试去了

24届秋招已经开了一段时间了，陆陆续续投了几十家，笔试寥寥无几，面试更是一个都没有，基本都是直接简历挂了。想请大佬们帮忙看看简历，我是211本 海外硕，电子专业，各个方向学的都很浅，都会一点但完全不够找工作的，几个项目都很分散，硬件嵌入式图像的都有，但感觉都太简单了，没有一个拿得出手的。自己也没有个喜欢的方向，秋招投的岗位很分散，软开硬件嵌入式甚至图像算法都投了，结果相当惨淡。看网上也是各种方向都在劝退，一个个都说自己很惨，看了很久也不知道什么方向比较好找工作，什么方向发展好。所以想请大佬们看看我这简历项目，更适合投什么方向，或者现在开始往哪个方向学能赶一下找工作的进度（我知道现在才从基础学已经来不及了，但还是想挣扎一下）。我java只学了javase还有一点数据库，LeetCode刷了一百多道题（不过是很久之前刷的了，现在恐怕忘了不少）。C，C++，嵌入式，硬件，Verilog都只有本科课程的基础。图像的话也没有深入研究过，而且没论文应该基本走不通，不过我项目应该更偏机器视觉（不是计算机视觉）一些，不知道能不能找到工作。真心求大佬们帮帮忙，看看我的简历应该修改哪些内容，以及我这个情况，到底应该走什么方向。

背景，本科中上211，专业是微电子，硕士国科大。中间有1年时间在做模拟ic版图，后来觉得没前途就考了个研究生。最近刚开学，导师目前在搞slam算法和图像信息处理，个人觉得我的背景不太好（不是双9加上中间有较长的Gap）做不了slam算法。本科时期有学过Verilog，毕业也是用Verilog写的项目。如果入行做IC验证，从研一开始自己学可行吗（听做这行的本科朋友说HC比FPGA高很多）？我导人比较好，后边大概率能出去实习。还有一位项目较多的老师想邀请我给他做1年FPGA的工作（有指导且技术力较高，有高速接口的内容，而且听说他去年带的学生秋招找的不错），或者去尝试下学FPGA也行？或者就是自己捣鼓硬件，最后去做单板硬件这样（可能有点亏学历），各位大佬们有没有建议呢？最近真的很焦虑，刚开学觉都睡不好？希望看到这里的大佬能给个意见

FPGA今年大寄特寄，看前两年师兄都贼好找，简历上基本都是一些spi，iic这种低速接口，基本上不上算法也没有高速接口，找的工作一个比一个好。自己可能有点麻痹大意了，差不多就准备了一个采集的项目和一个数据处理算法的项目。结果秋招傻眼了，投出去大寄特寄，只有军工鸟我，私企没一个给面试😅。最后军工嫌我这项目没有高速接口把我刷了还。

rt，楼主双非本车大硕科班FPGA，马上面临26届秋招，到现在都找不到正经的FPGA/IC的暑期实习，所以想问问各位佬，现在开始转嵌软来得及吗？我只有一点点c++的基础，本科学过89c51。从现在开始每天刷力扣的话，每天所有时间都放在转嵌软上最快能多久呢？

研一上课几乎没干啥，研二先做了半年嵌入式，现在改做FPGA，想找个实习（主要是想跟着项目做一下，目前FPGA老师课题组没人做，只能自己啃）感觉只写单一方向太少，就把俩都写上了。求各位看看，谢谢大家啦

各位前辈们大家好，请问一下我现在这个背景，在FPGA的路线上还能继续走下去吗？是否应该立刻多积累些其他方面的知识？在牛客上看了很多前辈们找工作的经验，感觉FP寄A死路一条 😭。本人目前已经研二，本科就读于末流211，硕士在哈尔滨工业大学。课题组的项目基本都是某卫星所的横向项目，主要涉及到PCIe/PXIe接口，XDMA DMA  GTH Microblaze等IP核，做的是多路高速数据流处理。参加了两个竞赛，都是主力。集创赛安谋杯国二，FPGA创新设计竞赛国一，做的都是视频处理方向。如果还可以继续走（或者不能走）FPGA的路线找工作，我接下来应该做些什么，非常感谢各位前辈们指点。

2024-08-17 （智联海投）2024-08-18 （约面，8.23一面）🤪 背景本科双非/硕士985硕本人的经历是（研电赛技术赛国二+企业赛第二名、研数模赛国三（本科国一），均团队主战+队长，两项发明专利+一软著），无实习经历，4段项目经历偏FPGA数字信号处理+高速接口。🤔 面试感受一面技术HR面大概60+分钟（被反复拷打，都快拷打糊了，面试强度巨高，我都红温了，不过通过这次面试也学到了不少东西，增加一些新的思考）。总体而言，理工雷科面试感觉还是很有水平的，主要是项目拷打（问的巨细，挖的也很深），基本没刻意的去问八股，揉项目里了。首先自我介绍（大概三四分钟吧），介绍完了以后，我项目较多他让我找一个参与度高的介绍，如果他有问题会直接提出来还会和你和互动探讨，先介绍了告诉ad时钟芯片配置和ad芯片配置和204b接口，这块就象征性问了一下用的什么协议，我说spi然后问了我spi的八股（spi总线，极性相位之类的），对了，单独问了AXI-4协议的八股，后面是就是数字信号处理算法，围绕项目各种拷打，问的都是关于项目的，比如加窗函数选择，原因，如何加窗(fft之前的加窗)我回答了，他反问你有没有试过用其他的效果怎么样，我说试过，没这个好。后面就是8路并行fft算法FPGA实现，他对这方面好像很熟也很感兴趣，问我是不是用IP核设计的，我说不全是前10级运算是跑的IP核，后面3级蝶形运算自己设计的算法，他让我详细说一下，我就展开说了一下，然后他问我为什么要这么设计有什么好处，我就和他说能降低运算量，加快运算速度，他直接问能降低多少（沃日，我真没想过，我肯定不能说我没想过啊），我说很久之间算过忘记了,然后，他直接带着我现场算。沃日，大写的服。然后他还问了我每一级的旋转因子怎么算的，是fft的IP给的还是怎么的，我说MATLAB生成的，他问我怎么做的，我巴拉巴拉说了一堆（问的挺细致的，兄弟们一定要把自己项目吃透），再后面，说到降低数据量的算法，我是累加求平均做的，就一个加法器后面怼个fifo，他问我fifo接口怎么设计的（这个是我没想到的，问的太细了），如何实现平均我就跟他说都累加2的整数次幂然后移位，他说我有没有相关不是2的整数次幂该怎么设计（沃日，没想过，但我肯定不能说直接说啊!）我跟他说，项目时间太紧，暂时没考虑，然后他跟我说了一种想法，沃日，大写的服，这面试没白面试，面试真能学到东西。然后就是一些开放问题了，比如做项目遇到最大的困难、怎么解决的之类的，后面和他谈了薪资待遇，培养方案，他也介绍了他们的主要业务，然后吧啦吧啦聊了好久，进来了一个女hr（感觉是我们面试太久了，她进来看看），就再随便聊了几句就结束了。总体就这些，虽然这次面试压力很大，但真能学到东西啊，看后续吧，有面试机会就继续下去，整体来说感觉还是好的。

楼主24届毕业生，进去长沙北斗研究院有限公司，被卡转正劝退了。这公司就是一个私企，叫北斗研究院唬住一批人进来，结果研发部纯牛马，进去的应届生除了少数自己走的外，剩下的都在不同试用期考核阶段被裁了。研发工作三个月，一直干的测试的活，不但没学到啥东西，还丢了应届生身份。试用期群里一起培训的大部分都没通过转正，公司提倡加班，加班时长不够会被约谈，所以一般加班到晚上八九点，而且周末也会要求加班，加班不一定能通过试用期，但是不加班一定过不了，加班没有加班费，被裁也没有赔偿。**老板就是想招来的应届生当社招的使，试用期疯狂上压力贬低你。