8.21 二面虽然投的是验证岗，但面试官一个验证问题都没问，全问的FPGA的问题，主要针对transformer网络的部署。让我举几个在做项目过程中有趣的debug过程。。。八股部分:1. 以赛灵思FPGA为例，这个DDR Controller是自己设计的吗？官方的这个 MIG IP 用户端有哪些时钟资源，需要提供给IP的时钟和输出的用户时钟有什么关系?2. 让我算了下我各subsystem所需的带宽，DDR的带宽；3. axi的outstanding的理解；4. FPGA芯片上的时钟相关的资源？（我提说了PLL, MMCM 以及 bufg）PLL和MMCM的区别？这些时钟buf的作用？

时间：50min岗位：测开问题：1.自我介绍2.实习介绍3.详细说说实习里大模型验证是怎么验证的？4.大模型验证的自动化测试是怎么写的？5.前端缺陷检测工具实习中做了哪些工作？6.前端缺陷检测工具开发中有没有遇到什么困难和挑战？7.代码题：多个窗口多线程抢票8.代码题：类似于文件夹与文件一样，有很多url，有的是图片url，有的是另一个完整的url，里面包含图片url和其他，写一个伪代码，找出所有图片url9.长连接与短连接，他们分别的使用场景10.Linux常用的命令（如何找到指定的进程，如何找到占用的端口，如何替换文件里的某一些字符）11.Mysql存储引擎有哪些，他们有哪些区别？12.SQL题：找到学生的总成绩，按成绩逆序，取前十个（group by）13.测试过程如果想要模拟网络异常的情况，你会怎么做？14.对一个鼠标设计测试用例15.反问

全程50多分钟，面试官老哥没开摄像头，但是声音贼温柔按着简历狂问项目，项目按个讲一遍，画框图，问细节，然后问了点uvm八股，反问后结束 反问获得的信息：应届生是先到池子里被不同部门的人挑走，部门是按照IP划分的，然后会有集体培训和小的任务在前期。后面如果推进的话会很快反馈（小哥为了回答我还现场去问同事，这态度真的吹爆 总结下来面试体验挺好，期待推进

研三 小论文已见刊 导师说让再写一篇 我说还要留时间找工作 导师直接一句 你找工作跟我有什么关系 我懵了