2026届 | 数字IC/FPGA | 联芸科技
base杭州,投的数字电路设计工程师
8.11 邮箱投递
8.14 收到邮件让登记面试记录表
8.25 邮件通知一面
8.28 一面技术面,氛围挺好,面试官挺年轻,是存储组的,和我的项目可能不太对口,所以全程基本上就是我在介绍,他问项目然后穿插着八股,不到一个小时,反问介绍联芸asic包括pcie,存储,cpu三个组,我这个更贴pcie,回去帮我问问hr有没有hc,如果有推到那边,没有就继续在存储组面了,后续还有一轮技术面和hr面。
#发面经攒人品#