大疆芯片设计面试

背景：某低功耗芯片在待机模式下漏电流超标，需要通过电路设计优化将功耗降低至≤1μA，核心围绕低功耗设计技术展开。

核心代码模式算法题：删除有序链表中重复的元素-I

追问1：如果换成 FinFET 工艺，比如台积电 7nm 的，怎么优化晶体管尺寸来减小漏电流？

追问2：物理设计上，怎么用多电压域设计，来分开给关键和非关键模块供电？

追问3：如果芯片要做 DVFS，PMU 那边是怎么配合，来优化电压和频率的？

追问4：画版图的时候，衬底接触和隔离环要怎么弄，才能避免闩锁效应？

追问5：实际项目中，有没有碰到过因为工艺偏差时序收不上的情况？一般是怎么解决的？