逼签了，大家给点建议，开的不高，但是听说不加班，涨薪幅度不错

8.22投递9.2电话一面9.23 hr面9.26测评➕笔试这家公司比较与众不同，是面试都通过才会发笔试和测评。应该快开了，期望薪资说的40w，hr说能开到。

7.26投递8.16笔试，记得笔试题目还挺多的9.16一面9.22二面公司上海base做gpu，西安做存储的。

全程半小时。自我介绍，家庭情况，为什么选择上海base，团队合作经历，遇到过什么困难，怎么解决的，为什么说自己学习能力强。

就着简历提问了一些以太网传输的知识，问项目细节，还有异步fifo的时序约束，一些经典八股，格雷码跨域，IO delay。全程30min

之前打电话告知上海没有hc，能不能接受深圳，主包说可以，于是开始推进hr面。面了半个小时，主包还有别的事就叫停了。问了父母是干啥的，是不是独生子女，为啥选深圳base，有没有男朋友，实验室工作强度。投了哪些公司，拿到什么offer了，预期薪资。为什么说自己是个学习能力很强的人，对论文，竞赛经历进行提问。

5点开始全程32分钟。面试官小姐姐很可爱。对着简历提问项目，实习项目问了一个，因为主包写了综合和cdc check，所以就提问了一些相关东西。cdc error有哪些。八股就是经典setup hold违例怎么办。反问培养流程，工作强度。

中午吃完饭三面，挑一个你觉得最能代表你水平的项目讲一讲，这个项目体现了你什么水平什么能力，遇到了什么困难怎么解决的？为什么选择🌸，你对🌸的企业文化怎么理解？随便唠唠，30分钟结束。

6.29投递提前批7.25一面7.30收到邮件通知一面通过九月初hr打电话问预期薪资 告知会在10月发放正式offer

7.29投递8.24笔试8.29 一面二面三面8.30 中文hr面9.3 英文hr面9.11 预录取offer据说还有最后一轮戴博士面就发正式offer啦

二面全程50分钟，对着简历问项目，也有八股，还是跨时钟域，脉冲同步，由于主包简历里写了做过综合写过sdc，就问了一个tcl命令。写两道题，第一道就是dc timing report里面截了一张图，分析这条路径的setup hold，频率啥啥的。第二道是手撕i2c，额主包和面试官直接说我知道i2c的特性，blablabla，但是具体记不太清楚了撕不出来，给我换一道。面试官也是很有礼貌的给我换了道同步fifo，然后做出来了（在纸上写）。因为主包还做过fpga项目，又问了fpga里面的资源有什么。面试官人很好，很有礼貌。

主包一大早上9点第一个面，9点准时开始一面全程30分钟不问项目，纯八股，然后做题。首先是回顾一些笔试题，比较简单，八股有setup hold的概念，跨时钟域方法，axi，ahb，题目是一个脉冲展宽的电路图，问电路设计哪里有问题，画出输出信号时序，怎么解决这个问题。二面见下一篇

一大早上9点开始，是一个女面试官，没有自我介绍，没有八股，直接讲项目，挑一个你觉得最能体现你水平的项目讲讲。由于主包确实没做过什么很有水平的模块，都是些简单的模块，于是就对着框图开始讲。每个子模块的设计逻辑，用途，频率，验证的golden case，综合约束写了什么，如果不对异步路径约束会有什么问题，最近学了什么新的工具，什么学的。反问，后面还有没有三面，面试官急着赶下一场，时间比较紧。

自我介绍，问slam项目中AXI DMA传输过程，ARP协议是什么，怎么获取MAC地址的。乒乓buffer是干啥的，异步fifo调ip核还是自己写的。速率功耗怎么测的。然后是实习项目提问。八股：AXI的狭窄传输，非对齐传输，异步fifo常见问题。cdc check的错误类型，dc的sdc写了哪些约束，dc_shell用过哪些命令。反问全程30min