面试官很好，会引导着回答一些问题，但是版图岗一点版图相关知识没问，除了项目问的都是数模电数模集的问题，估摸着寄完了😭

长鑫存储复活赛面(第二志愿)，数字芯片验证/设计对着项目提问了些八股，问了下项目的情况八股:AXI总线介绍一下，DDR3 DRAM了解过吗介绍下，其余问了些啥鼠鼠忘了。项目提问:介绍了下项目中设计的处理器的架构怎么实现的，怎么测试的。(其他问了啥来着的太久了忘了)，然后问了我会不会验证(不会UVM呜呜呜)面试官中间还发出感叹“哎，提前批大家都很优秀啊’反问:长鑫的数字IC好像不用verilog?用自己的一套器件库，跟之前网上看到的说法差不多总结:15min，无手撕，有八股但比较浅，面试官人很好，还对我提出了些建设性意见(你搞的FPGA比较多，如果想来我们半导体这行要多学些验证，uvm，sv还有...

线下面多少还是紧张的，面试官会引导着回答问题，遇到不会的也不要怕。首先会手撕电路，求传递函数之类的，环路设计等，再问下项目相关的，问的都不是很难。也会问一些个人情况，个人优缺点，会问如果把你推TE，可以接受嘛之类的问题😬咱也不知道有没有后续，不过自我感觉回答的挺好的。二面后续，二面是主管面，整体不到半个小时，就是简单的自我介绍，对照简历询问你项目，主要考察项目的完成情况，参与程度，能力提现之类的，面试官也很和蔼。😁不知道后续泡池子会泡多久😂

一、器件开发岗面试1. 中文自我介绍（2分钟）：盯紧“简历+岗位”关联2. PPT项目答辩 （20分钟）面试官说博士最好还是有ppt介绍，我现场扒拉出开题答辩的ppt 开讲，中间暂停面试官细问问：怎样分辨出极化向上向下的；你的材料怎样沉积大面积；怎样和存储单元联系；你的工作都是自己做的吗3.对于器件开发岗的认知4.反问 —这个岗部门多少人；哪些方向对口合适（有可靠性，会涉及到逻辑器件设计，model,仿真等等）；相比于工艺岗pie等工作强度如何（好一点，但也要互相对接，不是领导与被领导的关系）；上下游都哪些部门对接，base哪里？（研发合肥最强）5.你为啥不去高校，工作好，相当于3 9背景（我...