秋招人的破防瞬间

线下笔试+面试 中间大概隔一周时间笔试设计验证同卷，2/3是sv、uvm相关，几个有印象的题：1.你现在学习工作中会使用哪些AI工具？如何看待AI发展针对芯片行业的影响？2.时钟整数分频方法（不用写代码，描述做法）3.代码题：apb配置模块（apb2.0协议）————————————————面试是技术面+hr面一趟面完，加起来大概面了一个多小时。技术面在项目上挖的比较深，也会考一点八股，更多是考深层的理解。可以带一个纸质简历去，面试官手里只有网申的在线简历。hr比较友好，问一些常规问题，二十分钟左右面完，也提到了关于加班的问题。大概十月中下旬开奖，漫长的等待哇……

笔面思特威——面经timeline岗：数字ic目前进度：正式offer除了迪✌🏻的唯一一个offer😭感谢老思。秋招期间在牛客看了很多面经贴，快成老家了，发个面经贴攒攒人品。笔试：8.23常见八股加一道智力题，原来貌似倒计时一个小时但是计时结束也不会强制提交，现在同门反馈是会强制提交了。一面：技术面 9.5 30min总体来说氛围比较轻松，结合项目询问低功耗处理方法和异步处理方法，让讲了个异步fifo，会询问代码量之类的。二面：部门主管面 9.21 30-40min探讨了我项目中所负责的模块的实际应用场景（可能相比起技术细节会更偏向于对IP应用的思考）我的项目多是数模结合的模块，因此也追问...

bg双9硕士 方向功率器件 秋招找工作找到崩溃 对口分立器件基本没几家有hc  个人也不喜欢压力太大的工作  去画模拟版图怎么样啊😭有没有老哥能说说版图的发展前景

长鑫存储复活赛面(第二志愿)，数字芯片验证/设计对着项目提问了些八股，问了下项目的情况八股:AXI总线介绍一下，DDR3 DRAM了解过吗介绍下，其余问了些啥鼠鼠忘了。项目提问:介绍了下项目中设计的处理器的架构怎么实现的，怎么测试的。(其他问了啥来着的太久了忘了)，然后问了我会不会验证(不会UVM呜呜呜)面试官中间还发出感叹“哎，提前批大家都很优秀啊’反问:长鑫的数字IC好像不用verilog?用自己的一套器件库，跟之前网上看到的说法差不多总结:15min，无手撕，有八股但比较浅，面试官人很好，还对我提出了些建设性意见(你搞的FPGA比较多，如果想来我们半导体这行要多学些验证，uvm，sv还有...