Magic-Resume：瞬间提升简历竞争力！🔥🔥🔥

😃 一. 4.24笔试一共十题，只写出来前面一半，后面verilog，python,C,模电都没写，其实题目不难，当时肚子疼想上厕所，就写一半交了，居然也过了🤔 二. 技术一面.5.9对面三个人，有点惊讶* 流程1. 做一下自我介绍2. 问项目3. 问之前实习经历4. 问放不放实习，实习时长5. 反问，问了实习内容和工作时长6. 最后快结束了，旁边一个面试官翻了翻电脑，问我为什么笔试verilog题没做出来，我说我急着上厕所（也是一部分事实），但是听起来确实是借口，感觉这里扣大分(主要针对简历问，简历上有啥问啥)* 项目问题：fifo/AXI/DDR/仲裁/代码量/脚本

漫长的暑期实习面试终于结束了，按时间顺序总结一下这段时间的面试经历:1.阿里达摩院（数字IC设计）：倒在技术二面（主管面），一面针对项目详细提问了很多技术问题，附带了一些AMBA协议问题，手撕为仲裁器设计。一面通过后一星期左右安排二面，二面没有手撕代码环节，询问问题与一面相差不多但明显感觉有在上压力，第一次面试没有抗住压力，没有通过。2.阿里平头哥（数字IC验证）：倒在技术一面，没有问很多项目内容，询问了非常多基础数电知识，由于太过基础与细节，我很多都没有答出来，手撕代码有三道题目，关于pipe，边缘触发器。几天后通知没有通过，协调调整为DFT岗位再面试，我觉得相关经历太少就拒绝了。3.寒武纪...

求助牛客uu们，数字IC方向选择：FPGA原型验证 / IC设计。主包本科普通211的电子信息工程专业，硕士是微电子9所之一的集成电路学院。主包硕士阶段的老师是信息学院，项目并不涉及集成电路，只是会用FPGA做一些外围电路开发搭建简单的控制系统，会涉及板级开发，做的不深入。研一阶段学习过soc基础课程，该课程的课程设计作为简历的其中一个项目，对verilog比较熟悉。设计方面就是这个soc课程设计项目和前述FPGA控制系统项目（涉及UDP搭建等复杂程度不高的协议）。验证方面主包学了路科验证的sv，MCDF项目从头到尾学一遍，UVM还没学。属于是都做了一点，都做得不深。主包比较害怕秋招设计被卷死，可能设计实习➕小项目并不足够找到好的设计工作。现在的实习刚入职，做的是noc方面的东西，目前有机会选择FPGA原型验证还是设计。FPGA验证上手会比较快，项目组老师也说设计门槛高，上手需要时间。基本上实习的方向就是主包秋招主要投递的方向了。主包非常犹豫，问问各位大佬的宝贵意见。

#软件测试#