射频IC秋招-鼎阳科技，等开offer

投递的上海base的ASIC设计8.4 投递8.12 测评邀请8.15 电话邀请面试8.19 一面，用的兆芯自己的网页视频面试，面试官让挑一个最熟悉的项目介绍，介绍完再让详细介绍其中一个模块，然后比较深入地拷打提问，光项目就问了40分钟左右。最后三分钟简单问了一下八股，让结合项目介绍一下跨时钟域和低功耗设计。最后反问没啥营养，虽然强度不大，但是感觉反而一般，面试官感觉是不是连着面，不太像有精神的样子8.20 好家伙，流程最快的一家，第二天电话通知二面8.25 二面应该是主管面，特意问了一面没有来得及介绍的项目，整体40分钟左右，八股是时序分析题8.27 电话约hr面，说是二十分钟左右

晶晨半导体的USB IP设计，紫光展锐的SoC设计，二选一。薪资待遇差不多。行业大佬们帮忙给点建议吧，多谢！

对着简历拷打，目前项目问的最多的一集:项目中多信号的时序同步怎么做的;系统复位模块怎么做的(跨时钟域)DAC驱动模块是怎么做的;高速采集卡ADC发过来用的什么接口，接口怎么做的，什么协议，DAC多少bit的;看你用的AXI总线，有了解过AHB吗(只用过AXI这一块)项目中芯片设计的流程;实习项目介绍下:你项目中设计的处理器的结构，工作流程，以及有没有出现时序的问题，怎么解决的(哈哈哈我直接说遇事不决打一排)，他问那你最后寄存器多吗会不会打太多，项目中FPU怎么设计的，其中出现的时序问题怎么解决(我说了下数据竞争冒险的问题，乱序多发处理)指令集有自己设计和扩展吗，有硬件实现这个指令集，讲一下;你...

是我炸了，华为电源笔试，9月3号，对，就是今晚上，二十分钟，做完之后脑子嗡嗡的，我一个能动的去做硬件确实有点基础薄弱，太难了。虽然我大概也知道里面有些问的时候三极管这些基础题，但是我确实忘了。还是准备好我的结构叭，当初把硬件作为毕业课题真的想抽自己，把毕业论文这坨屎写完能毕业就行叭，唉，累了