题解 | 四选一多路器

`timescale 1ns/1ns
module mux4_1(
input [1:0]d1,d2,d3,d0,
input [1:0]sel,
output[1:0]mux_out
);
//*************code***********//
reg [1:0] mux_out_reg;
always@(*) begin
    case(sel)
        2'd0: mux_out_reg=2'b10;
        2'd1: mux_out_reg=2'b01;
        2'd2: mux_out_reg=2'b00;
        2'd3: mux_out_reg=2'b11;
    endcase
end
assign mux_out=mux_out_reg;

//*************code***********//
endmodule

题目有误，对应关系应该是上面代码的样子

过程块赋值操作左值必须是reg类型