题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235499 |
根据RTL图编写Verilog程序
|
2023-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2023-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2023-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2023-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2023-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2023-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL44 |
根据状态转移写状态机-二段式
|
2023-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-02-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-02-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-02-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-02-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2023-02-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2023-02-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-02-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-02-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-02-25
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2022-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2022-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2022-04-19
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: