题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL7 |
XOR 门
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
反相器
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
235501 |
求最小公倍数
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
235517 |
超前进位加法器
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2022-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2022-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2022-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2022-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2022-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2022-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2022-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL51 |
可置位计数器
|
2022-09-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2022-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2022-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2022-09-01
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: