Anne_asic level
获赞
0
粉丝
0
关注
3
看过 TA
13
东南大学
2024
数字IC前端设计
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL41
任意小数分频
2023-09-20
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-09-20
答案正确
< 1ms
0K
Verilog
VL39
自动贩售机2
2023-09-20
答案正确
< 1ms
0K
Verilog
VL38
自动贩售机1
2023-09-20
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-09-19
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-09-19
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-09-19
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-09-19
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-09-19
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-09-19
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-09-18
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-09-18
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-09-18
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-09-18
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-09-18
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-08-17
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-08-17
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-08-17
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务