题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
234313 |
用3-8译码器实现全减器
|
2023-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2023-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2023-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2023-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-06-29
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-06-28
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
256选1选择器
|
2023-05-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL19 |
五到一选择器
|
2023-05-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
多位信号xnor
|
2023-05-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL17 |
三元操作符
|
2023-05-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
信号反转输出
|
2023-05-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
信号级联合并
|
2023-05-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
对信号按位操作
|
2023-05-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
位运算与逻辑运算
|
2023-05-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-05-28
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: