牛客826754495号 - 个人主页刷题动态

VL28	输入序列不连续的序列检测	2022-04-12	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2022-04-11	答案正确	< 1ms	0K	Verilog	题解
235517	超前进位加法器	2022-03-28	答案正确	< 1ms	0K	Verilog	题解
235513	时钟切换	2022-03-28	答案正确	< 1ms	0K	Verilog	题解
235525	同步FIFO	2022-03-28	答案正确	< 1ms	0K	Verilog	题解
235523	十六进制计数器	2022-03-27	答案正确	< 1ms	0K	Verilog	题解
235515	状态机与时钟分频	2022-03-27	答案正确	< 1ms	0K	Verilog	题解
235511	并串转换	2022-03-27	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2022-03-24	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2022-03-23	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2022-03-23	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：