华为海思（进池子） 一面（7-30） 自我介绍  问1、项目的框架、及担任角***r />  问2、项目创新点  问3、为什么要做浮点定点仿真。  问4、测距功能是怎么实现的。  问5、这个项目中系统时钟和带宽多少。  问6、代码和资源优化是什么意思。  问7、有没有专利论文  手撕代码：  １写一个状态机，功能自定义，不做要求。  ２三分频电路。  二面（7-31） 问1、讲一讲FPGA的应用。  问2、做过什么时钟约束的工作，电平约束。  问3、大致讲一下第二个项目，做了多久。  问4、浮点到定点怎么做的，怎么保证精度。  问5、最后性能指标如误比特率不满足要求，怎么解决。  问6、...

一面  1、20分钟基础知识 2、数字IC设计流程 3、同步复位异复位的优缺点，正在平时的设计中用的什么复位 4、建立时间，保持时间 5、跨时钟域处理 6、低功耗方法； 7、时序约束，分频用什么约束，set_clock_groups 是什么 8、了解ram吗，平时怎么用ram的 9、了解bus吗，回答了AXI，有哪些通道，如何实现乱序的，bust类型有哪些以及它们的具体工作方式      二面（30分钟）   1.     分支预测方法   2.     DDR是怎么接到你的soc上的...

一面   1.自我介绍   2.画项目框图，介绍项目   3.时间同步，项目中的问题，面试官建议参考1588调试   4.你项目中有PCIE，PCIE是怎么工作的。PCIE是怎么传输数据的，PCIE的时钟。   5.板级调试遇到了什么问题   6.你想去成都和西安   7、主频是多少，时序有没有违例，时序报告WNS是多少？   8.你有什么问题       综合面   1.自我介绍   2.你的首选地方是成都其次是西安哈   3.你期望薪资   4.愿意加班吗？   5.你这个美赛，职责是啥   6.你的英语六级   7.你的家乡在哪里   8.你愿意接受调剂吗？去后端，时序分析，布...

一面   1、自我介绍，说一下自己的获奖情况还有成绩，项目。   2、提问，FPGA和ASIC区别   3、你的项目中有没有垮时钟域？有就描述一下   4、如果有两个大模块，分别综合，你要怎么保证时序？也就是怎么设置约束   也是input delay 和output delay   解释input delay和 output delay的含义。   5、项目资源使用情况   BRAM主要用在什么地方？FF是用在什么地方   6、综合和实现的区别   7、数字IC流程中插入扫描链的作用？   7、能不能吃苦，对加班的看法   8、反问   二面   1、你这个项目参与的同学有多少？写代码用了多...

整体流程：两轮技术面+芯动之旅（送小礼物）+HR电话谈薪   面试细节：一面二面基本都是围绕着项目和基础知识来问的，我没有手撕代码，时间大概40分钟左右。基础知识围绕跨时钟域展开提问，异步fifo聊了特别久。比如异步fifo中指针打拍跨时钟的细节问题（指针跨时钟时，要是上一个没有被采集到，下一个采集到了，那么目的端的格雷码会变两个比特，这会不会有什么问题）。反问阶段，了解三个月的脱产培训，他们的项目之类的。总体体验很好，循循善诱的感觉。芯动之旅结束后，就等hr打电话谈薪，没有议价的阶段，hr打电话直接告诉你薪水结构。

回馈社区，把面试过的企业和题目分享给大家~    华为海思   一面   1、自我介绍   2、项目内容   3、问我知道逻辑设计中怎么设计中断吗？   4、跨时钟域怎么处理   5、撕代码（串并转换，输入1bit，够256bit的时候输出，输入输出都有valid）   6、问了我怎么做边沿检测（上下边沿同时检测）       二面   1、自我介绍   2、问项目内容（遇到的困难，怎么解决的、时间同步算法等等内容）   3、问我了解FPGA底层不，还问我FPGA中4bit的A和4bit的B怎么同或（查找表）？   4、手撕代码，关于包转换的。一个小包128bit，一个大包由若干个小包构成，需...