题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL1 |
输出1
|
2024-01-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2024-01-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2024-01-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2024-01-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-01-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2024-01-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-01-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-01-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2024-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2024-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2024-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-01-21
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-01-19
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-01-19
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-01-19
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-01-02
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: