某幻 level
获赞
7
粉丝
7
关注
42
看过 TA
129
中国科学技术大学
2025
数字IC前端设计
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL31
数据累加输出
2024-04-11
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-04-11
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-04-11
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-04-11
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-09-06
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-09-06
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-09-06
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-08-21
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-08-19
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务