题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235497 |
序列发生器
|
2025-03-27
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2025-03-27
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2025-03-26
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2025-03-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2025-03-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2025-03-04
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2025-02-05
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2025-02-04
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2025-02-04
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2025-02-04
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2025-01-23
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2025-01-23
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2025-01-23
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2025-01-23
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2025-01-02
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2025-01-01
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2025-01-01
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2025-01-01
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2025-01-01
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2025-01-01
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: