题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235523 |
十六进制计数器
|
2025-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2025-10-18
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2025-10-02
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2025-10-01
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2025-10-01
|
答案正确
| < 1ms | 0K | Verilog | |
235521 |
自动售卖机
|
2025-10-01
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2025-09-30
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2025-09-29
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2025-09-29
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2025-09-29
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2025-09-29
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2025-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2025-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2025-09-27
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2025-09-27
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2025-09-27
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2025-07-12
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2025-07-12
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-07-12
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2025-07-12
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: