有一套的打工鸭觉得你很赞 level
获赞
0
粉丝
0
关注
0
看过 TA
1
北京工业大学
2026
IC验证工程师
IP属地:黑龙江
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL29
信号发生器
2024-04-25
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-04-25
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-04-25
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-04-25
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-04-25
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-04-25
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-04-24
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-04-24
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-04-24
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2024-04-23
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2024-04-23
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2024-04-23
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-04-23
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2024-04-23
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2024-04-22
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2024-04-22
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2024-04-22
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2024-04-22
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2024-04-22
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2024-04-18
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务