`timescale 1ns/1ns module triffic_light     ( input rst_n, //异位复位信号，低电平有效         input clk, //时钟信号         input pass_request, output wire[7:0]clock,  &nb...