_明烛天南_ level
获赞
13
粉丝
2
关注
7
看过 TA
81
门头沟学院
2024
FPGA工程师
IP属地:山西
一个草根,准备逆袭
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL41
任意小数分频
2023-06-21
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2023-06-21
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2023-06-21
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-06-21
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-06-20
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-06-15
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-06-15
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-06-15
答案正确
< 1ms
0K
Verilog
234333
位拆分与运算
2023-06-15
答案正确
< 1ms
0K
Verilog
234333
位拆分与运算
2023-06-15
答案正确
< 1ms
0K
Verilog
234332
移位运算与乘法
2023-06-15
答案正确
< 1ms
0K
Verilog
234332
移位运算与乘法
2023-06-15
答案正确
< 1ms
0K
Verilog
234331
奇偶校验
2023-06-15
答案正确
< 1ms
0K
Verilog
234330
异步复位的串联T触发器
2023-06-15
答案正确
< 1ms
0K
Verilog
234329
四选一多路器
2023-06-15
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-06-15
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-06-15
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-06-14
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-06-14
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-06-14
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务