题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
NP3 |
读入字符串
|
2024-05-13
|
答案正确
| 32ms | 4480K | Python 3 | |
NP2 |
多行输出
|
2024-05-13
|
答案正确
| 22ms | 4532K | Python 3 | |
NP1 |
Hello World!
|
2024-05-13
|
答案正确
| 22ms | 4524K | Python 3 | |
NP1 |
Hello World!
|
2024-05-13
|
答案正确
| 22ms | 4536K | Python 3 | |
234345 |
多功能数据处理器
|
2023-02-10
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2023-02-10
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2023-02-09
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2023-02-09
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2023-01-19
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-01-19
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-01-19
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2023-01-18
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-01-18
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2023-01-14
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2023-01-12
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2023-01-10
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2023-01-10
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2023-01-10
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2023-01-09
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-01-09
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: