牛客595672621号 - 个人主页刷题动态

VL28	输入序列不连续的序列检测	2023-06-06	答案正确	< 1ms	0K	Verilog	题解
VL27	不重叠序列检测	2023-06-06	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2023-06-05	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2023-05-30	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2023-05-30	答案正确	< 1ms	0K	Verilog	题解
234314	数据选择器实现逻辑电路	2023-05-30	答案正确	< 1ms	0K	Verilog	题解
234312	使用3-8译码器①实现逻辑函数	2023-05-30	答案正确	< 1ms	0K	Verilog	题解
234311	实现3-8译码器①	2023-05-30	答案正确	< 1ms	0K	Verilog	题解
234313	用3-8译码器实现全减器	2023-05-30	答案正确	< 1ms	0K	Verilog	题解
234313	用3-8译码器实现全减器	2023-05-30	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：