牛客587373240号 - 个人主页刷题动态

234310	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2023-04-06	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2023-04-06	答案正确	< 1ms	0K	Verilog	题解
234310	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2023-03-12	答案正确	< 1ms	0K	Verilog	题解
234309	优先编码器Ⅰ	2023-03-12	答案正确	< 1ms	0K	Verilog	题解
234308	用优先编码器①实现键盘编码电路	2023-02-21	答案正确	< 1ms	0K	Verilog	题解
234307	优先编码器电路①	2023-02-15	答案正确	< 1ms	0K	Verilog	题解
234306	4bit超前进位加法器电路	2023-02-15	答案正确	< 1ms	0K	Verilog	题解
234305	4位数值比较器电路	2023-02-15	答案正确	< 1ms	0K	Verilog	题解
234305	4位数值比较器电路	2023-02-15	答案正确	< 1ms	0K	Verilog	题解
VL46	同步FIFO	2023-02-13	答案正确	< 1ms	0K	Verilog	题解
VL54	RAM的简单实现	2023-02-13	答案正确	< 1ms	0K	Verilog	题解
VL53	单端口RAM	2023-02-13	答案正确	< 1ms	0K	Verilog	题解
VL53	单端口RAM	2023-02-13	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2023-02-13	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2023-02-13	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2023-02-12	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2023-02-12	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2023-02-11	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2023-02-11	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2023-02-11	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：