题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL27 |
不重叠序列检测
|
2025-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2025-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2025-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2025-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2025-09-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2025-09-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2025-09-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2025-09-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2025-09-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2025-09-22
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2025-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2025-09-03
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2025-09-03
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2025-09-03
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2025-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2025-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2025-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2025-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2025-08-05
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2025-05-06
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: