题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
234345 |
多功能数据处理器
|
2024-12-25
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2024-12-16
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2024-12-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-04-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-04-18
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2023-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2023-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2023-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2023-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2023-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2023-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2023-04-15
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2023-04-15
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-04-15
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-04-15
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2023-04-15
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2023-04-15
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: