题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
234311 |
实现3-8译码器①
|
2024-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
EP9 |
嵌入式小端转大端
|
2024-07-18
|
答案正确
| 3ms | 396K | C | |
EP11 |
嵌入式结构体对齐
|
2024-07-18
|
答案正确
| 2ms | 416K | C | |
EP7 |
嵌入式字符串所占空间
|
2024-07-18
|
答案正确
| 3ms | 384K | C | |
EP2 |
嵌入式宏空间坐标数量
|
2024-07-17
|
答案正确
| 2ms | 408K | C | |
EP1 |
嵌入式牛牛宏大小
|
2024-07-17
|
答案正确
| 4ms | 396K | C | |
234315 |
根据状态转移表实现时序电路
|
2024-07-17
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-07-13
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-07-13
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2024-07-13
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2024-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2024-05-14
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2024-05-14
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2024-05-14
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2024-05-14
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2024-05-14
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: