题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235513 |
时钟切换
|
2025-09-22
|
答案正确
| < 1ms | 0K | Verilog | |
235527 |
序列检测器(Moore型)
|
2025-09-22
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2025-09-10
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2025-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2025-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2025-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2025-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2025-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2025-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2025-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
235517 |
超前进位加法器
|
2025-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2025-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2025-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2025-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2025-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2025-09-06
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: