题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
234350 |
ROM的简单实现
|
2023-06-28
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2023-06-28
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-06-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL58 |
游戏机计费程序
|
2023-06-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2023-06-07
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2023-05-06
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2023-05-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2023-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-04-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL47 |
格雷码计数器
|
2023-04-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL47 |
格雷码计数器
|
2023-04-20
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: