Evire level
获赞
8
粉丝
0
关注
0
看过 TA
25
深圳大学
2024
FPGA工程师
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL34
整数倍数据位宽转换8to16
2023-09-12
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-07-11
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2023-07-11
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-04-17
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-04-17
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-04-17
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2023-04-17
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-04-17
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2023-04-17
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2023-04-17
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2023-04-17
答案正确
< 1ms
0K
Verilog
234348
使用子模块实现三输入数的大小比较
2023-04-17
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务