题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL46 |
同步FIFO
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL52 |
加减计数器
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL51 |
可置位计数器
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL47 |
格雷码计数器
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2022-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2022-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2022-08-04
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2022-08-04
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2022-08-04
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2022-08-04
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2022-08-04
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2022-08-04
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: