题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL36 |
状态机-重叠序列检测
|
2024-05-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-05-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-04-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-09-13
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2023-09-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL19 |
五到一选择器
|
2023-09-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL17 |
三元操作符
|
2023-09-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
信号反转输出
|
2023-09-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
信号级联合并
|
2023-09-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
对信号按位操作
|
2023-09-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
对信号按位操作
|
2023-09-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-09-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-09-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
逻辑运算
|
2023-09-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2023-09-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2023-09-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-09-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-09-10
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: