题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
267415 |
23年OPPO-a的翻转
|
2025-01-21
|
答案正确
| 2ms | 444K | C++ | |
NC72 |
二叉树的镜像
|
2025-01-21
|
答案正确
| 3ms | 432K | C++ | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-06-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2023-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2023-06-09
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: