题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL30 |
数据串转并电路
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2023-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2023-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
235505 |
串行进位加法器
|
2023-08-30
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: