一颗🍍美式 level
获赞
2
粉丝
3
关注
3
看过 TA
71
门头沟学院
2026
IC验证工程师
IP属地:江苏
总有明天
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235491
使用握手信号实现跨时钟域数据传输
2025-07-31
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-10-31
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-10-30
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-10-30
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-09-12
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-09-12
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-09-11
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-09-11
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-09-11
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-09-11
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-09-11
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-09-11
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-09-11
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-09-11
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-09-09
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-09-09
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-09-03
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-09-02
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-09-02
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-09-02
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务