题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL30 |
数据串转并电路
|
2024-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2024-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2024-03-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-03-04
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-03-03
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-03-03
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-03-03
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-03-03
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: