bwbear level
获赞
0
粉丝
0
关注
6
看过 TA
7
门头沟学院
2024
数字IC前端设计
IP属地:河南
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL56
流水线乘法器
2023-09-23
答案正确
< 1ms
0K
Verilog
235507
全加器
2023-08-04
答案正确
< 1ms
0K
Verilog
235507
全加器
2023-07-28
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-07-28
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-07-28
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-07-28
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-07-28
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-07-28
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-07-28
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-07-28
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-28
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-07-27
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-07-27
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-27
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-27
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-07-27
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-26
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-07-26
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-07-26
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-07-26
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务