题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235523 |
十六进制计数器
|
2025-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2025-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2025-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2025-04-18
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2025-04-18
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2024-07-03
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2024-07-03
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2024-07-03
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2024-07-01
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2024-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2024-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2024-06-20
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2024-06-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: