题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL15 |
信号级联合并
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
信号级联合并
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
位运算与逻辑运算
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
逻辑运算2
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
模拟逻辑芯片
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
逻辑运算
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
XOR 门
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
反相器
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
多wire连接
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-09-23
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2023-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2023-08-25
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: