cc_star - 个人主页刷题动态

235525	同步FIFO	2022-07-26	答案正确	< 1ms	0K	Verilog	题解
235523	十六进制计数器	2022-07-26	答案正确	< 1ms	0K	Verilog	题解
235511	并串转换	2022-07-26	答案正确	< 1ms	0K	Verilog	题解
235499	根据RTL图编写Verilog程序	2022-07-26	答案正确	< 1ms	0K	Verilog	题解
235491	使用握手信号实现跨时钟域数据传输	2022-07-25	答案正确	< 1ms	0K	Verilog	题解
235511	并串转换	2022-07-24	答案正确	< 1ms	0K	Verilog	题解
235499	根据RTL图编写Verilog程序	2022-07-23	答案正确	< 1ms	0K	Verilog	题解
235499	根据RTL图编写Verilog程序	2022-07-23	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234310	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234309	优先编码器Ⅰ	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234308	用优先编码器①实现键盘编码电路	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234307	优先编码器电路①	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234306	4bit超前进位加法器电路	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234306	4bit超前进位加法器电路	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234305	4位数值比较器电路	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2022-07-22	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2022-07-22	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：