题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL31 |
数据累加输出
|
2024-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2024-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2024-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2024-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2024-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2024-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2024-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
256选1选择器
|
2024-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL19 |
五到一选择器
|
2024-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
多位信号xnor
|
2024-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL17 |
三元操作符
|
2024-07-23
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: