题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235517 |
超前进位加法器
|
2025-02-14
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2025-02-14
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2025-02-14
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2025-02-14
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2025-01-27
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2024-12-21
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2024-12-21
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-12-21
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-12-21
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-12-21
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2024-12-21
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-12-18
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-12-18
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-12-18
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2024-12-18
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2024-12-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2024-12-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-11-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-11-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-11-15
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: