sp到手了的小熊猫很喜欢修勾 level
获赞
2
粉丝
2
关注
1
看过 TA
99
电子科技大学
2025
数字IC前端设计
IP属地:四川
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235491
使用握手信号实现跨时钟域数据传输
2024-09-03
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2024-09-03
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2024-09-03
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-07-18
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-07-18
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-07-18
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-07-18
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-07-18
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-07-18
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-07-17
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-07-16
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-07-16
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-07-16
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2024-07-16
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-07-16
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-07-16
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2024-07-15
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2024-07-15
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2024-07-15
答案正确
< 1ms
0K
Verilog
234305
4位数值比较器电路
2024-07-14
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务