提高时钟频率以缩短周期
在该特定数据路径上靠近R2一侧串入小延迟单元(缓冲器/反相器)
降低供电电压以减小门延迟
在R1与组合逻辑之间增加一个流水级
这道题你会答吗?花几分钟告诉大家答案吧!
扫描二维码,关注牛客网
下载牛客APP,随时随地刷题