`timescale 1ns/1ns module seq_circuit( input C , input clk , input &n...